Performance-Oriented Wave Digital Circuit Emulation

英文题目：Performance-Oriented Wave Digital Circuit Emulation

会议身份：conference:dafx:2026:conference-paper-id:DAFx26_paper_23

✅ 来源为官方会议 PDF；表格与 Figure 按原文证据绑定。PDF 公式以原页区域图片展示，未冒称作者原始 TeX。

会议来源：官方记录 · 官方 PDF

标签：#软件工具 #评测协议 #信号处理 #高效推理 #音频生成

评分：8.4/10 | 创新 1.5/2 | 技术严谨 1.2/1.5 | 实验充分 1.2/1.5 | 清晰度 0.8/1 | 影响力 1.0/1.5 | 开源 1.2/1.5 | 可复现 0.3/0.5 | 工程/实践 1.2/1.5

排名：前25% | 文档类型：系统技术报告

👥 作者与机构

Jatin Chowdhury：机构信息未能从会议 PDF 纯文本可靠映射
Mark Rau：机构信息未能从会议 PDF 纯文本可靠映射

📌 核心摘要

虚拟模拟需以音频流、元件参数与采样率为输入逐样本实时计算目标节点电压或电流，通用波数字滤波器库以虚函数分发与分散持久对象组织数据，导致内存搬运与流水线开销显著。该工具链先由声明式领域专用语言解析连接树并做元件合并与拓扑化简，输出精简后的电路描述进入静态编译器。编译器再将常量参数折叠为Params并生成仅含Impedances与State的专用处理代码，State只保留电容电感记忆。极小运行时库最后提供非线性与R型适配器等定制元件并将全函数内联为单函数供编译器做超标量优化。与面向对象复用相比，该链路消除了运行时抽象并将持久状态压缩至记忆量级，同时使数据布局连续而更利于缓存与指令并行。在Apple M1评测设置下，wdf_compiler的ns/sample指标为1.37，低于wdmodels的ns/sample指标6.02。该结论适用边界受限于4类测试电路与两款消费级CPU的单线程单精度比较，非线性电路尚缺乏理论界对照且尚未验证多核与高采样率外推。推理开销在M1上为每样本4.42周期与12.00条指令，硬件为Apple M1与AMD Zen 4消费级CPU，原文未披露训练成本而编译耗时仅定性描述为远低于1秒。

🔗 开源与复现资源

代码相关资源：https://github.com/Chowdhury-DSP/wdf_compiler — 链接可访问（HTTP 200）
第三方资源：https://github.com/xtensor-stack/xsimd — 链接可访问（HTTP 200）
第三方资源：https://compiler-explorer.com — 链接可访问（HTTP 200）
第三方资源：https://dougallj.github.io/applecpu → https://dougallj.github.io/applecpu/ — 链接可访问（HTTP 200）预印本/扩展版链接未在会议页展示；会议版来源见页首官方记录与 PDF。可达状态仅表示本次链接检查结果，不代表许可证、本文权重或运行复现已验证。

🧭 深度解读

实时音频为什么在乎每个样本花了几个周期？

输入是这篇论文要解决的工程矛盾，目标是让刚入门的研究生能复述其取舍。论文研究的是虚拟模拟音频效果器与合成器中常用的波数字滤波器仿真，也就是把电阻、电容、电感与串联并联转接器映射为电压波变量上的离散计算，并在每个音频采样点推进 1 次状态。

必须保留的信息是实时音频对逐样本计算开销极敏感，缓存局部性、内存搬运和编译器能否做全局优化都会直接转化为能否在消费级中央处理器上跑通复调与过采样。输出是理解作者为何放弃运行时多态而选择静态生成。

白话先说波数字滤波器，英文为 Wave Digital Filters，缩写为 WDF，它把模拟电路的电压电流关系改写为入射波与反射波的散射关系，电容电感经梯形法则离散后只剩一个状态变量加若干阻抗系数。研究生容易误以为模块化对象封装越多越好，但论文指出每个对象各自保存状态会带来大量跨样本并不需要持久的数据。

这种布局增加了每样本内存流量，也挡住了编译器把整个电路看成一个函数来做常量传播与指令调度的机会。学习依赖上需要先建立两个事实，第一是电路拓扑在演出或混音过程中大多固定，调的是元件值与采样率。第二是性能比较不能只看纳秒每样本，还要看每样本指令数与周期数。

已有三条路线各自把灵活性放在了哪里？

本节的教学任务是按相同输入、相同目标与相同运行阶段对照已有实现，不把语言类别差异当成同条件胜负。论文回顾了 3 条路线，第一条是 2016 年发表的 RT-WDF，它用 C++ 面向对象层级实现元件与转接器，支持运行时构建与修改电路，但虚分发与分散分配损害缓存局部性。

第二条是 Faust 语言上的 wdmodels，它在转译时固定拓扑，生成的代码效率不错，但用户对内存布局与底层细节控制有限。第 3 条是 2020 至 2022 年发展的 chowdsp_wdf，它同时提供运行时多态与编译时模板元编程两种建模方式，模板版本通常更快，但电路结构仍被编码为类型层级，限制了数据布局优化。

面向对象设计 × 静态代码生成： 面向对象设计负责用贴合电路领域的封装层级组织每个元件和转接器对象，静态代码生成负责在编译前读入整棵连接树并输出专用处理函数，二者搭配的理由是前者保留运行时可改结构的灵活性却引入虚分发与分散分配，后者用失去运行时多态换取单函数内联与最小状态，组合意义在于把可复用性从运行时对象转移到编译时描述语言。

论文还给面向对象设计下了一个可操作的定义，即与领域模型相匹配的编译时封装层级。对 WDF 而言，这意味着每个元件与转接器各自封装数据再组合成完整电路。作者认为这对实时仿真带来两类低效，一是不必跨样本持久的数据也被保留，二是共享值被重复存储。

理想实现只保存真正需要的最小持久状态，并按逐样本计算的顺序组织数据。这就解释了后文要把参数、阻抗与状态拆成 3 类数据，而不是沿用每个元件一个类的做法。需要保留的细节是二极管建模差异，论文报告另两家用快速近似而 wdmodels 用迭代求解器，解读限幅器差距时必须同时考虑该条件。

要固定的拓扑与要最小化的数据各指什么？

本节把问题形式化为给定电路拓扑文本，生成专用仿真代码。输入是一个连接树文本，输出是对每个采样点给定输入电压或电流后返回指定元件电压或电流的函数。约束是数值精度要与已有库一致，运行时不能有虚函数等抽象，持久状态与内存流量要最小。

论文明确把工具链命名为 wdf_compiler，并声明在麻省理工学院许可下以开源软件形式提供，本次收到的代码资源状态为可用。举一个教学例子帮助建立链条，例子中的数值仅用于说明流程，不代表实测性能。假设输入描述写明电压源为根，其子节点是串联转接器，再下挂电阻与电容。

那么表示阶段把这棵树解析为根加子节点的层级结构，组件阶段为电阻生成阻抗读取，为电容生成梯形离散状态，为串联转接器生成散射系数，目标是逐点算出电容电压。这个例子对应后文清单中的阻容低通，只是此处不展开具体元件值。

问题的难点在于单函数生成要同时处理 3 类变化，一是采样率变化需要重算全部阻抗，二是某个参数频繁变化时只想重算受影响的阻抗，三是某些元件一旦被指定为观测输出就不能再被合并化简。论文把这 3 类需求分别对应为全量阻抗更新方法、局部阻抗更新方法，以及化简时跳过被观测元件的规则。

描述语言加静态编译加微型运行库如何分工？

本节给出全景，再沿一个样本走完输入到输出。工具链由三部分组成，第一是声明式电路描述语言，包含电路、输入、输出与元信息 4 个段。第二是静态编译器可执行文件，用 Jai 语言编写，可生成 Jai、C++、C 或 Rust 代码。

第三是微型 WDF 运行库，提供电阻电容电感、串并联转接器、极性反转器，以及二极管与 R 型转接器辅助代码。工作流是用户写文本描述，编译器输出 3 种数据类型与两组方法，用户编译后在音频回调中先调阻抗计算再逐样本调处理函数。

描述语言的电路段是连接树的文本形式，每个元件声明后紧跟其子元件声明。输入段说明哪些元件是需要外部提供电压或电流的源，输出段说明要读取哪个元件的电压或电流，元信息段说明命名空间与定制元件源文件。

波数字滤波器 × 连接树： 波数字滤波器负责把电阻电容与串并联转接器写成波变量上的散射计算单元，连接树负责把谁是谁的子节点这种拓扑关系固定为父子层级，二者搭配的理由是拓扑一旦写死就可以把全部计算压进一个函数做全局优化，组合后新增的作用是编译器能直接看到完整数据流从而裁剪冗余状态。

在进入像素图之前，需要先说明阅读该图的任务。它不是性能曲线，而是建立电路图与连接树的一一对应，这是理解后文全局优化的前提。左侧是模拟电路的串并联关系，右侧是波数字域的父子挂接关系。

看图路径： 1. 先看左侧电路确认电压源串联电阻再并联电容取输出的位置关系；2. 再看右侧连接树确认电压源为根下挂串联转接器 S1 的层级；3. 对照左右两侧确认 R1 与 C1 如何映射为转接器的子节点

论文图 1。原论文 Figure 1：“Left: Circuit schematic for a simple RC lowpass circuit. Right: The same circuit shown as a WDF connection tree.”。

该图左侧可见电压源串联电阻 R1，电容 C1 并联在输出端，右侧虚线箭头标出输出电压取自电容两端。右侧连接树以电压源为根，中间为串联转接器 S1，左右分别挂接电阻与电容模块，箭头表示入射波与反射波在父子之间双向传递。解释是这种树形表示把分散在对象图中的连接关系显式化为编译时可见的层级，编译器因此可以把反射计算与状态更新排成一段直线代码，而不是跨多个对象的虚调用。

三种数据类型与两类优化各自算什么？

本节先走完一个样本的计算，再展开优化手段。生成代码包含参数、阻抗与状态 3 种数据类型，以及阻抗计算与逐样本处理两组方法。参数保存每个元件的标称值，若描述中给出静态值则可标为编译时常量。

阻抗保存给定参数与采样率下的阻抗、电导与转接器系数，只被读取而不被处理函数修改。状态保存电容电感等需跨样本持久的量，既被读也被写。阻抗计算方法输入参数与采样率并更新阻抗数据，处理方法输入阻抗、状态与当前输入量并返回当前输出。

阻抗计算 × 逐样本处理： 阻抗计算负责根据参数与采样率更新转接器系数等只读量，逐样本处理负责读入输入并读写电容电感状态以产生输出，二者搭配的理由是采样率与参数变化较慢而音频样本到来很快，组合后新增的作用是可以拆出全量更新与局部更新两个版本，避免每个样本重复计算不变的阻抗。

论文给出的阻容低通生成代码是理解该分工的最佳证据，阻抗计算先求电阻阻抗与电容阻抗，最后求和得到串联转接器的总阻抗与反射系数。处理函数先取出电容反射波与电阻反射波，经串联转接器组合得到电压源入射波，再由输入电压求反射波并更新电容状态。整个处理在没有定制元件时位于单个函数内，避免了运行时抽象。

电路化简 × 定制元件： 电路化简负责把串联电阻这类可等效合并的线性组合压成更少的元件以减少运算，定制元件负责为二极管三极管与 R 型转接器等无法自动合并的部分提供手写波数字实现，二者搭配的理由是前者只敢动不影响指定输出量的内部节点，后者守住非线性和多端口的建模边界，组合意义是在保证输出可观测的前提下同时压缩线性部分并保留非线性扩展点。

建模细节上，系统默认使用电压波与梯形法则离散有状态元件，并提供基于阿尔法变换的电容实现。运行库对非线性与多端口做了明确分工，二极管配合快速近似，三极管采用 2 次曲面模型，R 型转接器提供利用单指令多数据指令集的辅助实现。优化层则用两乘法转接器改善并行，并用电路化简压缩线性部分，被指定为输出的元件不参与合并。

没有神经网络训练时真正执行的计算是什么？

本研究没有训练任何神经网络模型，也没有梯度更新、损失函数、训练集划分或早停等环节，该节必须明确说明这一点以免误读。实际执行的计算分为 3 类，第一类是编译时仿真代码生成，即解析连接树、做电路化简并输出参数、阻抗、状态与两组方法。

第二类是正确性仿真校验，即用测试套件编译生成代码并对比输出，覆盖低通带通滤波器、二极管电路、共阴极放大器与均衡等多类电路。第 3 类是基准运行时测量，即在两种消费级中央处理器上推进随机单精度样本并采集硬件计数器。监督来源不是人工标注，而是已有 WDF 库输出之间的数值一致性。

论文报告生成代码在数值上是精确的，而非用精度换速度，参数冻结与更新的规则也与训练无关。静态元件值可作为编译时常量冻结，采样率与可调参数通过阻抗计算方法更新，其中频繁变化的参数可使用局部更新变体。动态构建需求通过热重载原型插件承担，而不是通过运行时多态。

插件监视描述文本文件，文件修改后调用编译器生成新的源代码，再编出动态库并转接音频回调。该时间数字衡量的是开发迭代开销，不是音频处理延迟，不能与每样本纳秒数混为一谈。复现时应先固定编译条件，再检查 3 种数据类型划分是否符合预期，即参数可为常量、阻抗只读、状态读写。

在什么电路与什么条件下比较才算公平？

本节按测什么、与谁比、条件是否一致、指标方向组织。测试电路选了 4 种，阻容低通代表仅含线性元件的最简情形，预放均衡代表不需 R 型转接器的复杂线性电路，二极管限幅器代表含非线性元件的情形，Baxandall 均衡代表需要 R 型转接器的线性电路。

对比对象是 RT-WDF、wdmodels 与 chowdsp_wdf，其中 wdmodels 的 Faust 代码被转译为 C++，chowdsp_wdf 使用模板元编程的编译时模型。所有 C++ 代码用同一编译器版本与优化等级编译，保证编译条件一致。需要保留的边界是二极管限幅器未用 RT-WDF 实现，因为该库不提供原生二极管模型。

测量指标有 4 个，处理时间以纳秒每样本计，每样本指令数越小说明开销越少，每样本周期数被强调为方差更小的比较基准，每周期指令数反映流水线利用效率。输入为均匀随机单精度浮点样本，测量在苹果 M1 与 AMD Zen 4 两款中央处理器上分别进行。论文还引入性能分数，用延迟下界与吞吐下界估计理想周期数。

在进入二极管限幅器示意图之前，需要说明它为何是公平性讨论的关键。该电路的非线性求解器差异会直接影响指令数，若忽略求解器不同就会误把差距全部归于框架。先确认电路中并联支路的构成，再结合正文注明的求解器差异，才能正确归因。

看图路径： 1. 确认输入源左侧串联电阻与右侧并联支路的主路径；2. 数出并联的电容与两个方向相反的二极管支路数量；3. 确认输出虚线箭头取的是全部并联支路两端的电压

论文图 3。原论文 Figure 3：“Circuit schematic for the diode clipper circuit used for testing and performance measurements.”。

像素可见输入电压源左侧经电阻进入公共上节点，下方回到源负端形成回路，上节点并联 3 条支路，分别是标为 C 的电容与两个符号相反的二极管，标为 DP 的器件表明其中包含反并联二极管对，最右侧虚线箭头标出输出取自公共节点对地的电压。解释是该拓扑的性能不仅取决于框架开销，还取决于二极管非线性方程的求解代价，论文明确指出 wdmodels 用迭代求解器而另两家用快速近似，因此该电路的横向对比必须附带求解器不同的前提。

四类电路上更快了多少且代价是什么？

本节是核心结果，必须呈现含必要基线与实际可运行策略的数字表。比较问题是给定相同电路与相同编译优化等级，新生成代码是否在每样本周期数上持续最快，以及这种更快是否以更多指令或更低并行为代价。公平条件是同电路、同输入分布、同编译器优化等级、同设备分别比较。

指标方向是纳秒每样本与周期每样本越小越好，每周期指令数只作机制参考。在看预放均衡电路图之前，需要先建立复杂线性电路的直观，它是检验化简与多转接器协同的场景，若只看阻容低通会低估数据布局的价值。先沿主路径与反馈路径分别观察，再带着结构复杂度去读表中的指令数差距。

看图路径： 1. 沿输入电压源向右追踪经过耦合电容的主信号路径；2. 观察上下两条反馈支路分别经过哪些电阻电容再汇合到输出；3. 确认对地并联的电阻与电容分支在输出端的位置

论文图 4。原论文 Figure 4：“Circuit schematic for the pre-amp EQ circuit used for testing and performance measurements.”。

像素可见左侧电压源经耦合电容进入中间电阻主干，上下各有一条反馈支路分别经过电容与电阻网络后汇到输出节点，输出端还有对地的电阻与电容并联分支，最右侧虚线箭头标出输出电压。该图解释了为何预放均衡的指令数远高于阻容低通，节点与转接器数量多且存在多条反馈路径，任何分散的对象状态都会被放大为内存流量。这正是生成代码强调整体单函数与最小状态的动机。

下表是苹果 M1 上的完整性能测量，覆盖 4 类电路与全部可运行基线，列方向为处理时间、每样本指令数、每样本周期数与每周期指令数，数值越小在前三列表示越快，最后一列仅用于分析流水线利用。

RC Lowpass RT-WDF	22.54	251.02	72.07	3.48
RC Lowpass wdmodels	6.02	17.01	19.04	0.89
RC Lowpass chowdsp_wdf	6.97	18.01	22.09	0.82
RC Lowpass wdf_compiler	1.37	12.00	4.42	2.71
Pre-Amp EQ RT-WDF	107.66	1007.10	346.18	2.91
Pre-Amp EQ wdmodels	22.91	83.02	73.30	1.13
Pre-Amp EQ chowdsp_wdf	20.71	56.01	66.33	0.84
Pre-Amp EQ wdf_compiler	18.42	66.02	59.18	1.12
Diode Clipper wdmodels	116.52	566.93	374.53	1.51
Diode Clipper chowdsp_wdf	41.05	102.04	131.78	0.77
Diode Clipper wdf_compiler	35.08	76.02	112.79	0.67
Baxandall EQ RT-WDF	183.01	2028.18	588.16	3.45
Baxandall EQ wdmodels	18.54	163.02	59.23	2.75
Baxandall EQ chowdsp_wdf	20.52	156.01	65.55	2.38
Baxandall EQ wdf_compiler	11.35	55.01	36.56	1.50

表中最强证据是新系统在 4 类电路中均为每样本周期数最小，以阻容低通为例，新系统显著低于 3 个基线，而在 Baxandall 均衡上同样保持领先。支持的判断是静态生成通过消除虚分发与压缩状态减少了每样本指令数，同时保持可观的流水线效率。但限制同样明确，在预放均衡等复杂电路中新系统的每周期指令数有时低于个别基线。未胜出项方面，RT-WDF 在多数电路上指令数与周期数明显偏高，性能分数为负，表明其连延迟下界都未达到。另一处边界是二极管限幅器的差距部分来自求解器不同，不能单独证明框架差距有多大。

转接器改写与电路化简各自贡献了什么？

本节按消融逻辑组织，分别回答去掉哪项优化会发生什么。论文在苹果 M1 上对比了阻容低通的单乘法与两乘法串联转接器，在关闭电路化简的前提下，两乘法版本不仅每样本指令数更少，每周期指令数更高，最终每样本周期数与纳秒数都更低。

这支持两乘法改写在该中央处理器上同时减少运算并改善并行的判断。但论文也明确限定该结论依赖超标量执行资源与编译器行为，在只有一个浮点执行槽的中央处理器上可能不再成立，且特定数学结合优化选项可能自动引入类似重排。第二组消融针对电路化简，论文构建了专用测试电路，分别测量不同实现。

在进入 Baxandall 均衡示意图之前，需要说明它为何放在消融之后。该电路需要 R 型转接器且含多个可调电位器，是检验定制元件与多语言生成的边界情形。先确认其调节网络的结构复杂度，再理解为何论文未对其计算理论性能分数。

看图路径： 1. 确认左侧输入经过电容进入由电阻分压器构成的低音调节网络；2. 观察中间电阻如何连接低音电位器与高音电位器的抽头；3. 确认右侧高音网络中上下电容与中间电阻电位器的连接闭环

论文图 5。原论文 Figure 5：“Circuit schematic for the Baxandall EQ circuit used for testing and performance measurements.”。

像素可见输入经电容进入左侧电阻分压器，中间经电容与电阻网络连接到输出节点，右侧为高音调节网络，上下各有电容，中间为电阻与电位器抽头，输出虚线箭头取自中间节点。该图包含低音与高音两个电位器及多个电阻电容分支，拓扑明显复杂且依赖定制的多端口处理。解释是这类电路的运算量无法直接从拓扑数出，因为定制元件内部运算会影响计数，所以论文只对阻容低通与预放均衡计算性能分数。

下表整理论文明确报告的状态规模、化简次数与数值误差核对点，用于说明加速主要来自何处，表中数值的写法与单位严格保留原文连续句子的表达。

核对项	数值表达	条件	对照对象	作用
持久变量规模	approximately 20 persistent variables	等效阻容低通模型	chowdsp_wdf 实现	说明对象封装的冗余状态
化简触发次数	16 total reductions	专用测试电路且启用化简	wdf_compiler 自身	说明线性合并的压缩空间
数值最大误差	7.12 × 10−5	全部测试电路	与 chowdsp_wdf 对比	说明精度在单精度容差内

该表说明带化简版本仅用不足 1/4 的每样本指令数完成同一任务，并触发了多次合并。这显示化简是复杂电路加速的主要来源之一。但代价是被指定为输出的元件不能参与合并，因此输出观测点越多，可化简空间越小。复现时若把过多中间量都设为输出，可能会复现不出大幅下降。论文还报告双精度与向量化下新系统仍保持领先，但语言后端会改变绝对名次。

哪些边界没有测因而不能承诺？

本节明确区分直接报告、有限解释与未验证推测。直接报告的是 4 类电路在两款中央处理器上的计时与计数器结果，以及测试套件上的数值误差界。有限解释的是性能分数所依赖的指令表估计，它用延迟界与吞吐界把实测位置换算为百分比。

该分数能提供相对洞察但本身是对理想执行的估计，不是硬件真值。未验证推测是论文结尾提到的按特定中央处理器迭代调优数据布局与处理代码，该方向尚未给出实测收益，不能承诺一定更快。缺失证据不是技术错误，但必须列出才能避免过度推广。

第一，论文未测量听感评价，数值误差小不等于主观音质无差异，相关性不是因果。第二，论文未报告功耗、编译时间随电路规模的变化曲线与大复调下的实际音频延迟，不能把每样本纳秒数直接等同于端到端延迟。第三，附录的多语言与多数据类型测量只在苹果 M1 上给出，跨设备结论待验证。

第四，热重载验证的是描述文件修改到动态库接管的迭代时间，不是演出中逐样本切换拓扑的能力。另一个特有误解是把总体更快当成每步更快，论文数据显示新系统有时每周期指令数更低，说明它赢在总指令更少而非每周期做更多事。复述时应对未测量的延迟与成本使用可能与待验证的措辞。

要复现应先固定哪些条件再跑什么？

本节给出可核对的复现路径，区分代码开源、系统可运行与拓扑可修改三件事。代码层面，论文给出工具链仓库链接，本次收到的代码资源状态为可用，可以写当前可用，但 Jai 语言本身在写作时尚未公开发布，这是编译与修改编译器本体的限制条件。

第三方资源包括向量库、编译器探索工具与中央处理器指令表，它们的可用状态同样以本次收到的资源状态为准。复现先做 3 步，第一步固定编译条件，包括编译器版本、优化等级、目标语言与数据类型，再生成阻容低通并检查 3 种数据类型划分是否符合预期。第二步跑正确性对照，用测试套件对比新系统与已有库的输出，确认最大误差落在容差内。

第 3 步跑性能对照，在同一设备上用相同随机输入分别测量纳秒每样本、指令每样本、周期每样本与每周期指令数，优先比较周期每样本以降低计时噪声。下表把论文明确报告的可重放编译与运行条件整理为检查表，数值与时间表述严格来自原文连续句子，不自行换算。

核对项	数值表达	设备或阶段	编译条件	说明
编译器与选项	Clang version 20.1.6, using compiler flags -std=c++20 -O3	全部 C++ 代码编译	固定版本与优化等级	保证比较公平性的前提
测量设备	a 2021 MacBook Pro with an Apple M1 Pro CPU, and a Beelink GTR7 with an AMD Ryzen 7 Zen 4 CPU	基准运行时测量	同设备分别比较	跨设备只能看趋势
热重载耗时	well under 1 second	描述文件修改到回调转接	原型插件流程	衡量迭代开销而非音频延迟

该表后需要强调两个易错点，第一，最大误差的比较对象是已有库，不是解析真值，复现时应使用同一基线再谈精度。第二，重载时间衡量的是文本修改到音频回调转接的完整流程，复现热重载插件需要同时准备描述文件监视、源代码生成、动态库编译与回调转接 4 个环节。若 Jai 不可用，可先复现 C++ 生成路径，因为主性能结论都基于 C++ 代码。