📄 A 399uW 114.3 dB DR Companding Readout ASIC for MEMS Microphones Employing a Multirate Time-Domain ADC

8.2/10 | 创新 1.5/2 | 严谨 1.2/1.5 | 实验 1.3/1.5 | 清晰 1/1 | 影响 1.3/1.5 | 开源 0/1.5 | 复现 0.5/0.5 | 工程 1.4/1.5

🔥 8.2/10 | 前25% | arxiv

👥 作者与机构

第一作者: Javier Granizo, 西班牙卡洛斯三世大学。 合作者: Ruben Garvi, Ricardo Carrero, Jorge de la Torre, Javier Fernandez (均来自卡洛斯三世大学)。 工业合作者: Dietmar Straeussnigg, Andreas Wiesbauer (来自英飞凌科技奥地利股份有限公司)。 通讯作者: 未明确指定。

💡 毒舌点评

这篇论文是典型的扎实硬件工作，故事讲得不错，从压扩ADC的伪影问题切入，引出VCO-ADC的优势，再到多采样率架构解决新问题。但有些地方的“深刻”是作者自以为的深刻。比如，花了很大篇幅推导的非均匀采样鲁棒性，其仿真条件（图7）和测试条件（图21）都太理想化了，实际延迟线在PVT下的失配模式未必如此“均匀地收缩”。还有那个HDR通道的“协同优化”线性度提升（图10），图看起来很漂亮，但本质上是在说“两个非线性模块组合后可以互相抵消部分非线性”，这虽然是技巧，但离“设计理论”还有距离。最大的硬伤是，作为一个面向MEMS麦克风的ASIC，竟然没有和一颗真正的MEMS麦克风进行过声学联调，只给了电学测量结果。这就像写了一篇顶级赛车发动机的论文，但只在台架上测了功率，从没装上车跑过一圈。表II的对比也有些取巧，把自己和单通道、单架构的ADC混在一起比，显得FoM很好看。

📌 核心摘要

本文针对数字MEMS麦克风中压扩模数转换器(ADC)在动态范围(DR)段切换时产生可听伪影的问题，提出了一种基于开环压控振荡器ADC (VCO-ADC)的双通道压扩架构。论文首先通过系统级仿真对比了基于Σ-Δ调制器(SDM)和VCO-ADC的不同压扩拓扑，证明双通道VCO-ADC架构在通道切换时引入的带内误差最小。核心架构采用了多采样率VCO-ADC，通过引入一个高频采样阶段和一个CIC抽取滤波器，解耦了VCO振荡频率与标准音频采样率。更重要的是，论文发现并验证了该多采样率架构对采样时钟非均匀性具有鲁棒性，允许使用基于延迟线的简单时钟生成器替代PLL。在电路层面，高动态范围(HDR)通道通过协同优化跨导级(GM)和差分前馈环形振荡器(DFF-RO)的非线性特性，实现了开环VCO-ADC中极高的线性度(SFDR > 112 dBc)。基于0.13 μm CMOS工艺的ASIC实现了完整的读出电路，包括两个模拟通道、所有数字处理模块和校准电路，最终输出标准1比特PDM流。测量结果显示，在低于400 μW的功耗下，该ADC实现了114.3 dB的动态范围。

🔗 开源详情

• 代码：论文中未提及代码链接。
• 模型权重：论文中未提及。
• 数据集：论文中未提及。
• Demo：论文中未提及。
• 复现材料：论文中未提及。
• 论文中引用的开源项目：未提及。

🏗️ 方法概述和架构

本论文提出的方法是一个完整的系统、电路与架构协同设计，主要面向MEMS麦克风读出。其核心架构和方法可分解为以下几个关键部分：

1. 系统架构选择：

   • 论文在第二章对比了四种可能的压扩ADC系统架构（图2）：基于SDM的PGA方案、双通道SDM方案、基于VCO-ADC的PGA方案、以及双通道VCO-ADC方案。
   • 关键洞察：VCO-ADC由于其瞬时的高分辨率时域输出（通常>9位），无需经过抽取滤波即可快速获取信号幅值，因此通道切换延迟极低。系统级仿真（图3，图4）表明，在通道切换时，SDM架构会因带外量化噪声折叠而产生显著的带内噪声底提升；VCO-ADC与PGA组合也会因内部状态未重置而产生带内误差；而双通道VCO-ADC拓扑的切换误差最小。因此，论文选择了双通道VCO-ADC拓扑作为最终实现方案。

2. 多采样率VCO-ADC架构：

   • 动机：为满足MEMS麦克风标准采样率(1-5 MHz)和输出格式(1-bit PDM)，同时优化VCO噪声和功耗，需要将VCO的有效振荡频率(\(f_{ef}\))与输出采样率(\(f_s\))解耦。
   • 架构实现：如图5(b)所示，架构在传统VCO-ADC（异步采样计数）前增加了一级工作在更高频率\(f_{ss} = M \cdot f_s\)的采样器。VCO首先被\(f_{ss}\)采样，然后通过一个\(M\)倍抽取的CIC滤波器，将数据率降至\(f_s\)。公式(1)给出了由此带来的SQNR提升为\(10\log_{10}(M)\) dB。
   • 周期性非均匀采样与时钟生成：论文的核心创新之一是发现CIC滤波器对\(f_{ss}\)时钟的非均匀性具有鲁棒性，只要该非均匀序列以周期\(T=1/f_s\)重复。这允许使用一个简单的延迟线（图6(b)）从\(f_s\)生成\(f_{ss}\)，而无需使用功耗更高的锁相环(PLL)。延迟线由一系列电流饥饿反相器构成，其输出通过XOR树组合成\(f_{ss}\)时钟。这种设计被实现在ASIC的时钟乘法器模块中（图13）。

3. 双通道模拟前端设计：

   • HSNR通道：高信噪比通道，用于处理小信号。其跨导(GM)级由固定电流镜偏置，以限制最大电流，防止大信号下过载。其输入等效噪声(IRN)较低（\(1.804\ \mu V_{RMS}\)，A加权）。
   • HDR通道：高动态范围通道，用于处理大信号并保持高线性度。其设计采用了协同优化策略：移除了固定电流镜，使GM+DFF-RO级的功耗随输入变化；利用DFF-RO在强反型区阻抗下降的特性，与GM级在弱反型区增益下降的特性相互补偿，优化了整体电压-频率转移曲线的线性度（图10）。其IRN为\(6.747\ \mu V_{RMS}\)。
   • 通道选择与校准：通道选择逻辑基于HDR通道的输出（因其始终工作于线性区），在信号接近-30 dBFS时进行切换。为消除通道切换伪影，采用了两级校准：1) 使用一个截止频率约7.5 Hz的一阶高通滤波器消除直流失配；2) 在最终的1比特噪声整形器中，通过调制反馈系数实现精细的数字增益校准（误差≤0.4 dB）。

4. 数字后端与输出：

   • 每个通道独立的模拟输出经过各自的CIC滤波器降采样至\(f_s\)。
   • 经过偏置消除、通道选择后，信号被一个5阶数字噪声整形器转换为标准的1比特PDM输出流。
   • 整个数字数据通路（图14）基于标准逻辑库综合实现。

💡 核心创新点

1. 压扩VCO-ADC架构以解决伪影：首次系统性地论证并实现了一种双通道VCO-ADC压扩架构，利用VCO-ADC的瞬时高分辨率特性，从根本上减少了传统压扩架构中因幅值检测延迟和状态保持导致的通道切换伪影。
2. 周期性非均匀采样的理论与实践：从理论和实验上证明了基于延迟线的周期性非均匀采样时钟生成方案在多采样率VCO-ADC中的可行性，并量化了其对采样时钟非理想性的鲁棒性。这为低功耗时钟生成提供了一种优于PLL的方案。
3. 模拟前端协同优化设计：通过协同设计GM级和DFF-RO的非线性转移特性，使两者相互补偿，显著提升了开环VCO-ADC的线性度，实现了高于112 dBc的峰值SFDR，打破了开环VCO-ADC线性度不足的传统观念。

📊 实验结果

论文提供了详尽的片上测量结果，验证了设计的有效性。

关键性能指标总结：

• 动态范围：全压扩模式下达到114.3 dB (A加权后为117.2 dB-A)。
• 功耗：总功耗为399.0 μW，其中模拟部分占主导（1.5V供电），数字部分（0.9V供电）功耗较低。单通道运行功耗更低（HDR: 187.0 μW， HSNR: 239.9 μW）。
• 线性度：HDR通道峰值SFDR为112.1 dBc（@ -22 dBFS），为开环VCO-ADC报道最高值之一。
• 信噪比与信纳比：在94 dBSPL（-40 dBFS）输入下，HSNR通道SNR为100.9 dB-A， HDR通道SNR为99.6 dB-A。全模式峰值SNDR为90.4 dB (A加权后为92.2 dB-A)。
• 面积：总有效面积为0.228 mm²。

详细测量结果：

其他重要实验：

• 时钟非理想性鲁棒性测试（图21）：在-40 dBFS输入下，测量了SNDR随采样时钟频率偏移和抖动的变化。在频率偏移±10%和抖动σ达5.5%时，SNDR最大下降仅0.5 dB，验证了架构的鲁棒性。
• 通道切换性能测试（图22）：使用含2 Hz子声和1 kHz音频的双音信号，模拟最坏情况下的重复通道切换。频谱图显示切换伪影低于90 dB。有数字增益校准相比无校准，SNDR提升16.7 dB。
• 频率响应（图20）：在音频带内，两个通道的信号增益匹配良好，仅在极低和极高频率因偏置滤波器和测试设备而有衰减。
• 工艺与温度角点仿真（图11）：在0-70°C及工艺角点下，增益漂移低于±0.3 dB，振荡频率漂移低于±2.5%，SNDR波动在±1 dB以内，证明了设计的鲁棒性。

⚖️ 评分理由

• 创新性 (1.5/2)：将VCO-ADC的时域特性用于解决压扩伪影问题是一个很好的切入点。周期性非均匀采样的发现与应用具有新颖性。然而，协同优化线性度的方法更多是经验性技巧，而非普适性理论创新。
• 技术严谨性 (1.2/1.5)：电路设计细节扎实，理论分析（附录A）有一定深度。但部分关键验证存在局限性，例如时钟鲁棒性测试仅在小信号（-40dBFS）下进行，无法反映大信号或切换瞬间时钟敏感度的潜在变化。对协同优化方法在极端PVT下的边界行为分析不足。
• 实验充分性 (1.3/1.5)：芯片测量结果全面，覆盖了功耗、噪声、线性度、DR等核心指标，并包含了重要的时钟鲁棒性和通道切换测试。然而，最大缺陷是缺乏与真实MEMS传感器的声学联调测量，这对于一款定位为“MEMS麦克风读出ASIC”的论文来说是重大遗漏。
• 清晰度 (1.3/1.5)：论文结构清晰，从问题定义到架构选择、电路设计、测量验证逻辑连贯。图表质量高，对理解设计有帮助。但附录A的理论推导可读性仍有提升空间。
• 影响力 (1.3/2)：工作在低功耗音频ADC和VCO-ADC领域有一定影响力，其FoM指标在同类工作中有竞争力。但影响范围主要局限于模拟/混合信号IC设计社群，对语音/音频处理算法层面的直接影响有限。
• 开源 (0.0/1.5)：论文未提供任何代码、模型或数据集链接。
• 可复现性 (0.5/1.5)：虽然论文给出了详细的电路描述和测量设置，但硬件设计的复现本身依赖于特定的工艺、设计工具和IP，门槛极高。开源信息的缺失进一步降低了可复现性。
• 工程/实践价值 (1.4/1.5)：该工作直接面向工业应用（MEMS麦克风），其集成度、功耗和性能指标具有很高的实用价值。芯片包含了所有必要的辅助电路，是一个完整的解决方案。缺乏系统级声学验证是主要扣分点。

🚨 局限与问题

1. 声学系统验证缺失：这是最大的局限。论文标题和摘要均针对“MEMS microphones”，但所有测量均为电学特性。没有与真实MEMS元件联调，无法验证在实际声学信号（包含谐波失真、特定噪声谱）下的系统级灵敏度、声学AOP和信噪比。这使得论文的贡献停留在“为MEMS麦克风设计的ASIC”层面，而非“MEMS麦克风ASIC的完整解决方案”。
2. 时钟鲁棒性测试条件单一：图21的测试仅在-40 dBFS（噪声主导区）进行。在通道切换瞬间或大信号时，采样时钟的抖动或偏差是否会对信号完整性产生不同影响？例如，是否可能引入额外的谐波？论文未探讨。
3. 协同优化设计的普适性存疑：HDR通道高线性度的“协同优化”依赖于GM和DFF-RO特定非线性曲线的匹配（图10）。这种匹配对工艺、温度变化的敏感性虽有角点仿真（图11）支撑，但其设计方法是经验性的，未提炼出可推广的设计准则或量化权衡公式。
4. 对比分析的选择性：表II中将自身全压扩模式与单通道、单架构的ADC（如[33], [28]）对比，虽突出了自身优势，但可能弱化了与同等复杂度（双通道/压扩）架构的公平比较。
5. 校准方案的实际考量：论文提到了模拟增益trim和数字精细增益校准，但未讨论在芯片量产中如何进行高效、可靠的自动校准，以及校准状态的保持与稳定性。对于消费类芯片，这通常是关键环节。
6. 输入阻抗的测量：论文声称实现了“Giga-Ohm input impedance”，这是通过图9中的高阻值(HO)偏置电阻实现的。然而，文中未提供任何输入阻抗的直接测量数据或仿真曲线，仅为设计描述。

📷 论文图片

← 返回 2026-06-17 语音/音乐/音频论文速递